기사 원문 -
https://www.tomshardware.com/tech-industry/semiconductors/huawei-claims-sanctions-busting-breakthrough-with-1-4nm-class-chips-by-2031-claims-55-percent-higher-transistor-density-firm-claims-new-logicfolding-chip-architecture-can-bypass-euv-restrictions-introduces-tau-scaling-law-to-replace-moores-law화웨이는 TSMC, 엔비디아 등 세계적인 반도체 기업과의 기술 격차를 줄이기 위해 '1.4nm급' 트랜지스터 구현과 트랜지스터 밀도 55% 향상을 목표로 하는 새로운 칩 설계 프레임워크를 발표했습니다. 또한, 미래 칩 스케일링을 위한 무어의 법칙을 대체할 새로운 '타우 스케일링 법칙'도 공개했습니다. 월요일 상하이에서 열린 IEEE 국제 회로 및 시스템 심포지엄(ISCAS 2026)에서 발표된 이 새로운 설계 방식은 미국의 엄격한 무역 제재를 우회하기 위한 것으로 , 화웨이가 극자외선(EUV) 리소그래피 장비와 같은 서방 국가의 제한된 제조 장비에 의존하지 않고도 고성능 스마트폰과 AI 프로세서를 개발할 수 있도록 합니다.
심포지엄 기조연설에서 화웨이 이사회 멤버이자 반도체 사업부 하이실리콘 사장인 허팅보는 화웨이의 새로운 독자적인 "로직폴딩(LogicFolding)" 아키텍처를 공개했습니다. 이 최첨단 설계 방식은 새롭게 도입된 타우 스케일링 법칙(Tau Scaling Law)을 기반으로 구축되었습니다.
그는 화웨이가 지난 6년간 조용히 이 방법론을 다듬어 왔으며, 이 원리를 기반으로 381개의 칩을 비밀리에 설계 및 양산해 왔다고 밝혔습니다. 화웨이는 올가을 플래그십 스마트폰 프로세서인 기린(Kirin)에 로직폴딩(LogicFolding) 아키텍처를 처음으로 적용할 예정입니다.
전통적인 반도체 제조 방식은 트랜지스터의 물리적 크기를 줄이는 무어의 법칙 (기하급수적 크기 축소)에 기반합니다. 그러나 미국의 제재로 중국이 이 방식을 구현하는 데 필요한 극자외선 리소그래피 장비에 접근할 수 없게 되자, 하이실리콘은 완전히 다른 방식인 타우 스케일링 법칙으로 전환했습니다.
타우 법칙(Tau Law)은 신호 속도를 우선시하는 "시간적 스케일링" 프레임워크로, 구성 요소의 크기보다는 시스템을 통한 데이터 이동 속도를 최적화합니다. 화웨이는 이 이론을 상용화하기 위해 논리 회로를 물리적으로 접고 쌓아 이중 레이어 구조를 만드는 로직폴딩(LogicFolding) 아키텍처를 개발했습니다. 내부 배선을 획기적으로 단축하여 신호 지연을 제거함으로써, 트랜지스터 밀도를 55% 높이고 전력 효율을 41% 향상시켜 서구 장비 없이도 해외 경쟁사에 필적하는 최첨단 프로세서를 생산할 수 있게 되었습니다.
화웨이의 차세대 스마트폰 칩인 키린(Kirin)은 플래그십 모델인 화웨이 메이트 90 시리즈에 탑재될 것으로 큰 기대를 모으고 있으며, 로직폴딩(LogicFolding) 아키텍처를 적용한 최초의 상용 프로세서가 될 것입니다. 화웨이는 2030년까지 이 아키텍처를 어센드(Ascend) AI 프로세서와 대용량 데이터 센터 클러스터에 적용하여 엔비디아 하드웨어의 제한적인 공급을 대체할 수 있도록 하는 것을 목표로 하고 있습니다. 화웨이는 2031년까지 1.4나노미터(nm) 공정에 준하는 트랜지스터 밀도를 가진 고성능 칩을 설계할 수 있을 것이라고 자신 있게 전망하고 있습니다.
화웨이의 이번 발표는 중국이 제재와 과도한 의존에 대한 우려 속에서 외국 반도체 업체에 대한 의존도를 줄이기 위해 국내 기업과 대체 기술에 적극적으로 투자하는 움직임을 지속하는 가운데 나온 것입니다.
