기사 원문 -
https://www.tomshardware.com/tech-industry/artificial-intelligence/elon-musk-demonstrates-first-sample-of-tesla-ai5-processor-accidentally-thanks-tsc-rather-than-tsmc-claims-40x-performance-boost-over-the-predecessor 
일론 머스크는 수요일, 테슬라의 자동차, 옵티머스 로봇, 그리고 잠재적으로 xAI 데이터 센터에서 인공지능 애플리케이션을 구동하는 데 사용될 테슬라의 AI5 하드웨어 초기 샘플 이미지를 공개했습니다. 머스크에 따르면, AI5 프로세서는 조준경 크기의 절반 정도이며, 업계 표준 메모리를 사용하면서도 특정 시나리오에서는 AI4보다 최대 40배 빠른 속도를 낼 수 있습니다.
일론 머스크는 X 포럼 게시물에서 "테슬라 AI 칩 설계팀의 AI5 테이핑 아웃을 축하합니다." 라고 썼습니다 . "AI6, Dojo 3 및 기타 흥미로운 칩들이 개발 중입니다. […] 그리고 이 칩의 생산을 지원해 주신 대만반도체(@TaiwanSemi_TSC)와 삼성에 감사드립니다! 이 칩은 역사상 가장 많이 생산되는 AI 칩 중 하나가 될 것입니다."
https://x.com/elonmusk/status/2044315118583066738
테슬라 AI5 프로세서 모듈은 비교적 작은 ASIC 다이(머스크의 이전 발언에 따르면 레티클 크기의 절반 정도)를 중심으로 SK 하이닉스의 메모리 패키지 12개(아마도 GDDR6/7)가 둘러싸여 있습니다. 이 모듈은 유기 기판을 사용하며, 메모리 패키지는 업계 표준 DRAM 제품처럼 표기되어 있습니다. AI5의 메모리 인터페이스 폭은 아직 정확히 알려지지 않았지만, 12개의 메모리 패키지는 상당히 넓은 메모리 I/O 폭을 가지고 있음을 시사합니다. 만약 12개의 GDDR6/7 메모리 IC가 사용된다면, 테슬라 AI5 ASIC는 384비트 메모리 인터페이스를 갖게 됩니다. 사용되는 메모리 종류에 따라 테슬라 AI5는 768GB/s에서 1,536GB/s 사이의 메모리 대역폭을 제공할 수 있습니다. AI5의 정확한 성능은 아직 공개되지 않았지만, 머스크는 특정 경우에서 AI5 대비 최대 40배까지 성능이 향상되었다고 주장했습니다.
일론 머스크는 테슬라의 2025년 3분기 실적 발표에서 "테슬라 칩 팀이 정말 놀라운 칩을 설계하고 있다고 생각합니다. 몇 가지 지표에 따르면 AI5 칩은 AI4 칩보다 40배 더 뛰어날 것입니다."라고 말했습니다. "구형 하드웨어를 제거한 결과, 메모리에서 테슬라 주행 가속기, Arm CPU 코어, PCIe 블록으로 연결되는 회로를 위한 충분한 여유 공간을 확보하면서 AI5 칩을 레티클 절반 크기에 탑재할 수 있게 되었습니다."
머스크는 AI5가 '테이핑 아웃'(최종 칩 설계가 포토마스크 제작 업체에 전달되었다는 의미)되었다고 주장했지만, 실제로는 'KR 2613'이라는 표시가 있는 이미 제작된 프로세서를 공개했습니다. 이는 해당 ASIC이 2026년 13주차에 패키징되었음을 시사합니다. 머스크 는 또한 칩 생산에 대만 TSMC(Taiwan Semiconductor Manufacturing Co.)와 삼성전자를 언급했지만, 수동 부품 제조업체인 삼성전자가 AI5 프로세서 생산에 관여했는지는 확실하지 않습니다. 아마도 머스크는 TSMC를 지칭했을 가능성이 더 높습니다.
앞서 테슬라, 스페이스X, xAI의 수장은 AI5가 TSMC와 삼성 파운드리 모두에서 생산될 것이라고 밝혔지만, 현재 샘플을 어느 하청업체가 제조했는지는 알려지지 않았습니다. 테슬라가 3월이나 4월 초에 칩을 받았고 재설계가 필요하지 않다고 가정하면, 2027년경에 이 프로세서를 상용화할 것으로 예상하는 것이 합리적입니다.
이번 발표에서 가장 흥미로운 부분은 테슬라가 AI 학습용 도조(Dojo) 시스템 온 웨이퍼(SoW) 프로세서 개발을 포기하지 않았 으며, 도조 3 프로세서를 개발 중이라는 점입니다. 작년 8월, 도조 웨이퍼 레벨 프로세서 프로젝트가 중단되고 관련 팀이 해체되었다는 보도가 있었습니다. 실제로 테슬라의 도조 프로젝트 책임자였던 피터 배넌은 링크드인 프로필 에 따르면 작년 8월 에 은퇴했습니다. 일론 머스크는 지난 7월 AI6와 도조 3가 통합 아키텍처(통합 ISA를 의미하는 것으로 추측됩니다)를 특징으로 할 수 있으며, 이를 통해 회사의 소프트웨어 스택을 통합하고 잠재적으로 하드웨어 스택까지 통합할 수 있을 것이라고 언급했습니다.
"저는 Dojo 3와 AI6를 최초의 [융합 아키텍처 설계]라고 생각합니다."라고 머스크는 7월 23일 실적 발표 컨퍼런스 콜에서 말했습니다( Investing.com 보도 ). "직관적으로 생각해 보면, 자동차나 옵티머스에 두 개 사용하는 것과 같은 칩을 여러 개 사용하는 것처럼, 기본적으로 동일한 칩을 여러 용도로 활용하는 융합 방식을 찾고 싶어 하는 것 같습니다. 예를 들어, 서버 보드에는 5개에서 12개 정도의 칩을 사용하는 방식이죠. […] 이런 방식이 직관적으로 합리적인 방향처럼 보입니다."
